Este temario no se imprime
El temario de LaPlazaFija se estudia en la web, sección a sección, con tu progreso al lado. Si quieres practicar en papel, usa el cuadernillo de Simulacros oficiales: está hecho para imprimirse, con el formato del examen real.
E20
Arquitectura de ordenadores, RAID y virtualización
SO
Arquitectura del ordenador y sus componentes, los niveles de RAID y cuándo usar cada uno, servidores de datos y de aplicaciones, y virtualización.
En este tema · 10 secciones
- Objetivos
- Sección 1 · Arquitectura del ordenador
- Sección 2 · Componentes internos y periféricos
- Sección 3 · Sistemas de almacenamiento y RAID
- Sección 4 · Servidores de datos y de aplicaciones
- Sección 5 · Virtualización de servidores
- Errores frecuentes
- Resumen exprés
- Esquema de repaso
- Mapa mental del tema
Objetivos
Al terminar este tema sabrás: (1) describir la arquitectura de un ordenador (von Neumann, CPU, memoria, buses); (2) identificar los componentes internos y periféricos; (3) comparar sistemas de almacenamiento y calcular niveles RAID; (4) distinguir servidores de datos y de aplicaciones; y (5) explicar la virtualización de servidores (hipervisores, máquinas virtuales, contenedores, nube).
⚠ Cae en examen. E20 aporta 3 preguntas del práctico con cálculo de RAID (capacidad y tolerancia a fallos) y virtualización. Memorístico (niveles RAID, tipos de hipervisor, componentes) y de cálculo (capacidad útil de un RAID).
Sección 1 · Arquitectura del ordenador
1.1 Modelo de von Neumann
La mayoría de ordenadores siguen la arquitectura de von Neumann: datos e instrucciones comparten la misma memoria y un único bus. Componentes:
- CPU (Unidad Central de Proceso): con UC (Unidad de Control) que dirige, y ALU (Unidad Aritmético-Lógica) que calcula; registros (memoria interna rapidísima) y el contador de programa.
- Memoria principal (RAM): almacena datos e instrucciones en ejecución (volátil).
- Buses: de datos, de direcciones y de control que interconectan los componentes.
- E/S: dispositivos de entrada/salida.
La siguiente figura ilustra gráficamente la disposición de estos componentes y su interconexión a través de los buses del sistema:
La arquitectura Harvard separa memoria de datos y de instrucciones (buses distintos), común en microcontroladores. Los procesadores actuales mezclan ambas ideas: pueden usar cachés separadas de datos e instrucciones (Harvard modificada) con un espacio de memoria unificado, y «un único bus» describe el modelo simplificado. El controlador de memoria suele estar en la CPU, no necesariamente en el chipset. Por su conjunto de instrucciones, los procesadores son CISC (instrucciones numerosas y complejas; p. ej. Intel/AMD x86) o RISC (instrucciones pocas y simples, de ejecución rápida; p. ej. ARM). Son familias de ISA, no garantizan menos instrucciones totales, una instrucción por ciclo ni mayor velocidad; los diseños actuales combinan mecanismos.
1.2 Ciclo de instrucción y jerarquía de memoria
- Ciclo: fetch (buscar) → decode (decodificar) → execute (ejecutar).
- Jerarquía de memoria (de más rápida/cara/pequeña a más lenta/barata/grande): registros → caché (L1/L2/L3) → RAM → almacenamiento (SSD/HDD). La caché reduce el cuello de botella entre CPU y RAM.
Registros principales de la CPU: el contador de programa (PC) guarda la dirección de la siguiente instrucción; el registro de instrucción (IR) guarda la instrucción que se ha leído y se está decodificando y ejecutando; además hay registros de direcciones y de datos de memoria (MAR, MDR), acumuladores, el puntero de pila y el registro de estado (flags).
Taxonomía de Flynn (1966): clasifica las arquitecturas por el número de flujos de instrucciones y de datos (flujos, no literalmente una instrucción o un dato aislados):
| Clase | Significado | Ejemplo |
|---|---|---|
| SISD | Una instrucción, un dato | Procesador secuencial clásico |
| SIMD | Una instrucción sobre muchos datos | Instrucciones vectoriales (SSE/AVX), GPU |
| MISD | Varias instrucciones sobre el mismo dato | Raro: sistemas tolerantes a fallos |
| MIMD | Varias instrucciones sobre varios datos | Multinúcleo, multiprocesadores, clústeres |
1.3 Generaciones de ordenadores
- 1.ª generación: válvulas de vacío.
- 2.ª generación: transistores.
- 3.ª generación: circuitos integrados (el tribunal lo preguntó en 2022).
- 4.ª generación: microprocesadores.
1.4 Representación de la información
- Sistemas de numeración: binario (base 2), octal (base 8), decimal (10) y hexadecimal (16; dígitos
0-9yA-F). Una palabra solo es hexadecimal válida si todas sus letras están entre A y F (ACCEDA lo es; EBOCA no, por la O). Un dígito hexadecimal equivale a 4 bits y uno octal a 3. Cambio de base: se divide por la base y se leen los restos al revés. Ejemplo: 450 en decimal = 111000010 en binario = 702 en octal = 1C2 en hexadecimal (450 = 1·256 + 12·16 + 2). - Operaciones lógicas bit a bit: AND (1 si ambos son 1), OR (1 si alguno es 1), XOR (1 si los bits son distintos) y NOT (invierte). Son las operaciones del álgebra de Boole.
Ejemplo:
(1101011 XOR 0110001) AND 0111011: el XOR da1011010y, con AND sobre0111011, el resultado es0011010. YNOT (1001001101 XOR 0010111011): el XOR da1011110110y su negación,0100001001. - Coma flotante (IEEE 754): signo, exponente (con sesgo) y mantisa. Simple precisión = 32 bits (1 de signo, 8 de exponente, 23 de mantisa); doble precisión = 64 bits (1, 11 y 52): es una aproximación de 64 bits de un número real. Por ejemplo, −6,25 en simple precisión es
C0C80000en hexadecimal. Por ser aproximada,0,1 + 0,2no da exactamente0,3. - Caracteres: ASCII básico usa 7 bits (128 caracteres); el ASCII extendido usa 8 bits (256) para añadir caracteres latinos y símbolos, y existen varias variantes (ISO-8859-1, ISO-8859-15, Windows-1252). Unicode asigna puntos de código a los caracteres del mundo (un carácter visual, o grafema, puede combinar varios puntos de código) y se codifica en UTF-8 (1 a 4 bytes; compatible con ASCII), UTF-16 o UTF-32. «Uniquecode» no existe.
⚠ Cae en examen. von Neumann = datos e instrucciones en la misma memoria. UC dirige, ALU calcula. Jerarquía: registros > caché > RAM > disco (velocidad). Ciclo fetch-decode-execute.
Sigue leyendo cuando abramos
Apúntate a la lista de espera y te avisamos en cuanto abramos: podrás leer los temas de muestra completos, guardar tu progreso y entrenar con tests del formato real. Te quedan 8 secciones de este tema por delante.