Este temario no se imprime
El temario de LaPlazaFija se estudia en la web, sección a sección, con tu progreso al lado. Si quieres practicar en papel, usa el cuadernillo de Simulacros oficiales: está hecho para imprimirse, con el formato del examen real.
E8
Circuitos lógicos programables: concepto de memoria, memorias RAM, memorias ROM y PLD combinacionales
ARQ
Concepto de memoria y su jerarquía, SRAM y DRAM, la familia ROM, PROM, EPROM, EEPROM y Flash, y los lógicos programables PLD, CPLD y FPGA.
En este tema · 9 secciones
- Objetivos
- Sección 1 · El concepto de memoria
- Sección 2 · Memorias RAM
- Sección 3 · Memorias ROM
- Sección 4 · PLD combinacionales
- Errores frecuentes
- Resumen exprés
- Esquema de repaso
- Mapa mental del tema
Objetivos
Al terminar este tema sabrás: (1) el concepto de memoria y su jerarquía; (2) qué es una RAM y en qué se diferencian SRAM y DRAM; (3) qué es una ROM y la familia PROM/EPROM/EEPROM/Flash; (4) qué es un PLD combinacional y en qué se distingue de una CPLD o una FPGA; y (5) dónde aparece todo esto en un equipo de televisión.
⚠ Este apartado no cayó en el examen histórico analizado (convocatoria 1/2022): de las 96 preguntas del teórico y las 30 del práctico, ninguna es de aquí — y conviene saberlo para repartir el tiempo de estudio, aunque no predice lo que caerá en la próxima convocatoria. Dicho eso, el Anexo 2 lo incluye y puede caer, y hay dos motivos para no saltárselo: el concepto de memoria se solapa con el tema 9 (donde sí cayó, con la caché) y la lógica programable es lo que hay dentro de casi todo el equipamiento moderno, que es el de los temas 17, 18 y 19.
Sección 1 · El concepto de memoria
1.1 Qué define a una memoria
| Concepto | Qué es |
|---|---|
| Celda | El elemento que guarda un bit en la celda binaria básica (un biestable, circuito secuencial que se detalla en el tema 7, o un condensador); las Flash MLC/TLC/QLC guardan 2, 3 o 4 bits por celda física |
| Palabra | El conjunto de bits que se lee o escribe de una vez (8, 16, 32…) |
| Dirección | El número que identifica dónde está esa palabra |
| Capacidad | Palabras × bits por palabra |
| Tiempo de acceso | Lo que tarda en entregar el dato |
Con n líneas de dirección se direccionan 2ⁿ posiciones: es otra vez la potencia de dos del tema 5. Además, la memoria paralela del esquema (la del examen) cuenta con tres señales de control: selección de chip, lectura o escritura y habilitación de salida. No todas las memorias son así: una memoria serie (por ejemplo, una F-RAM o una EEPROM I²C) se comunica por un par de hilos (SDA/SCL), se selecciona por dirección y lleva una patilla de protección contra escritura (WP), sin esos tres bornes.
Posiciones = 2ⁿ
Capacidad (bit) = 2ⁿ · m
Capacidad (byte) = 2ⁿ · m / 8
n = log₂(posiciones)
Símbolos. n: número de líneas de dirección. m: número de líneas de datos, o bits por palabra. Posiciones: número de palabras que caben (adimensional). La capacidad se da en bit o en byte (1 byte = 8 bit).
Cuándo valen. Memoria completa, con todas las combinaciones de dirección utilizadas.
De dónde salen. n líneas distinguen 2ⁿ combinaciones; cada una apunta a una palabra de m bits.
El siguiente diagrama de bloques muestra la relación física de estos buses (n y m) con las señales de control:
💡 Ejemplos resueltos.
- Capacidad (pregunta 10). 12 líneas de dirección y 8 de datos:
- Posiciones: 2¹² = 4.096.
- Capacidad: 4.096 · 8 = 32.768 bit.
- En bytes: 32.768 / 8 = 4.096 bytes (4 KiB).
- Líneas de dirección que hacen falta. Una memoria de 64 KiB con palabras de 8 bits tiene 65.536 posiciones: n = log₂(65.536) = 16 líneas.
- Chip con 14 líneas de dirección y 16 de datos (en KiB). Posiciones: 2¹⁴ = 16.384; capacidad: 16.384 · 16 = 262.144 bit; en bytes: 262.144 / 8 = 32.768 B; en KiB: 32.768 / 1.024 = 32 KiB.
1.2 Volátil o no volátil, y la jerarquía
Volátil significa que pierde el contenido al quitar la alimentación. Es la división que importa en una reparación: si un equipo pierde sus ajustes al apagarlo, el problema está en la memoria no volátil o en la pila que la respalda.
La jerarquía de memoria ordena todo lo demás. Cuanto más cerca del procesador, más rápida, más cara y más pequeña:
| Nivel | Qué es | Velocidad | Tamaño |
|---|---|---|---|
| Registros | Dentro de la CPU (ver los temas 7 y 9) | La mayor | Bytes |
| Caché | Entre CPU y memoria principal | Muy alta | KB-MB |
| Memoria principal (RAM) | Donde vive lo que se está ejecutando | Alta | GB |
| Almacenamiento | Disco, SSD, servidor de vídeo | Baja | TB |
La jerarquía funciona por el principio de localidad: un programa tiende a usar una y otra vez los mismos datos y los que están al lado. Es la razón de ser de la caché, que se estudia a fondo en el tema 9.
Sigue leyendo cuando abramos
Apúntate a la lista de espera y te avisamos en cuanto abramos: podrás leer los temas de muestra completos, guardar tu progreso y entrenar con tests del formato real. Te quedan 7 secciones de este tema por delante.